本文へジャンプ

2008年12月3日
株式会社日立国際電気

画期的なギャップフィル (*1) 技術開発

  株式会社日立国際電気(本社東京都千代田区、社長 長谷川邦夫、以下当社)は、これまで高い反応温度(例300℃以上)で行う必要があったCVD (*2)を室温で行うことができる画期的な技術を開発致しました。
  次世代半導体プロセスでは、超微細な回路パターンを低温で成膜することが要求されています。当社の成膜装置は、長年にわたり業界をリードしてまいりましたが、今回これまで不可能であった微細な孔への成膜を、低温処理である室温CVDにより、溝底部を選択的に膜成長させ、溝を埋めるボトムアップ成膜により実現しました。

背景

  半導体業界では、45ナノメートル(ナノは10億分の1メートル)プロセスのデバイス生産が本格化し、継続的な微細化と低温化が進んでいくものと予想されています。当社は、CVD・ALD(*3)成膜装置を多くのデバイスメーカーに採用していただいてきましたが、更なる微細化と低温化に対応した成膜技術の開発に継続的に取り組んできました。
  今回開発しました室温CVD技術は、45ナノメートルノード以降、埋め込みが難しくなるSTI(*4)やPMD (*5)のギャップ埋め込みプロセスに有効なものとなっています。当社は今後、室温で下地選択性がないこの室温CVDの成膜特性を用いて、次世代デバイスの発展に貢献していきます。

特長

  1. ボトムアップ成膜
    これまで不可能であった微細な孔、溝底部を選択的に膜成長させることが可能。
  2. ダメージフリー
    成膜に熱やプラズマによる反応を用いないのでダメージフリーの、高い埋め込み特性を実現。
  3. 下地選択性なし
    シリコン基板以外にも、エラストマーや紙、布など、フイルムや曲面などすべての固体表面への成膜が可能。
*1
ギャップフィル:半導体製造工程における、深い溝を絶縁膜で埋め込む工程
*2
CVD:Chemical Vapor Deposition(化学気相成長)・・・化学反応により薄膜を成長させる方法
*3
ALD:Atomic Layer Deposition (原子層成長)・・・薄膜の成長を1原子層ずつ行う方法
*4
STI:Shallow Trench Isolation・・・半導体製造工程における素子分離法
*5
PMD:Pre-Metal Dielectric・・・金属膜下絶縁膜

ボトムアップ成膜
溝底部より膜成長している

ギャップフィルの画像

お問い合わせ先

株式会社日立国際電気 電子機械事業部
〒101-8980 東京都千代田区外神田四丁目14-1
電話 03(6734)9470(ダイヤルイン)

以上


*
こちらに掲載されている情報は、発表日現在のものです。その後予告なしに変更されることがあります。また、最新の情報とは内容が異なる場合がございますので、あらかじめご了承ください。

日立国際電気はものづくりを通じて幸福で安心・安全な社会の実現に貢献する企業です。